

8-бітний послідовно-паралельний регістр зсуву з вихідними тригерами та 3-станними виходами для розширення кількості ліній керування у цифрових системах. Працює в широкому діапазоні живлення 2.0–6.0 В.
Робота від 2.0 до 6.0 В спрощує інтеграцію в різні платформи з CMOS-логікою.
Виходи QA–QH переходять у високий імпеданс за сигналом OE, що полегшує мультиплексування шин.
Роздільні такти для зсувного (SHCP) та вихідного регістрів (STCP) і асинхронний скидання MR дають гнучкість керування.
Типова гранична частота fmax до 91 МГц при 4.5 В і до 108 МГц при 6 В; заявлена типова частота «shift out» 100 МГц.
Логічне сімейство: | HC (CMOS) |
---|---|
Кількість бітів: | 8 (серійний вхід DS, паралельні виходи Q0–Q7, серійний вихід Q7S для каскадування) |
Діапазон живлення VCC: | 2.0 – 6.0 В |
Тип виходів: | 3-станні (керування OE, активний низький) |
Скидання: | MR (асинхронний, активний низький) |
Швидкодія (тип.): | fmax ≈ 91 МГц @ 4.5 В; ≈ 108 МГц @ 6 В |
Затримки (тип.): | SHCP→Q7S ≈ 19 нс @ 4.5 В; STCP→Qn ≈ 20 нс @ 4.5 В |
Здатність керування виходами: | ≈ ±6 мА @ 4.5 В; ≈ ±7.8 мА @ 6 В (QA–QH) |
Струм живлення ICC (макс.): | до 80–160 мкА (залежно від VCC) |
Діапазон температур: | −40…+125 °C |
Корпус: | SOP-16 (SO16, SOT109-1) |
Так. Серійний вихід Q7S (Q7’) призначений для з’єднання з DS наступної мікросхеми, що дозволяє розширювати кількість виходів кратно 8.
Для 74HC595D — CMOS-рівні. Якщо потрібна сумісність з TTL-рівнями на входах, використовуйте версію 74HCT595.
Так. За високого рівня на OE виходи переходять у високий імпеданс (Hi-Z), що дозволяє спільне використання ліній.
Відгуків про цей товар ще не було.
Немає відгуків про цей товар, станьте першим, залиште свій відгук.
Немає питань про даний товар, станьте першим і задайте своє питання.