Мікросхема CD4001BE корпус DIP14
CD4001BE DIP14
CMOS мікросхема логіки 4000B із чотирма двовходовими елементами NOR у корпусі DIP14. Підходить для побудови комбінаторної логіки з широким діапазоном живлення 3–18 В.
Основні переваги
Рекомендований робочий діапазон VDD від 3 В до 18 В, що спрощує застосування у 5/10/12/15‑вольтових системах.
Стандартизовані симетричні вихідні характеристики та підвищена завадостійкість завдяки буферизації.
Максимальний струм входу не більше 1 µA при VDD=18 В у всьому температурному діапазоні; 100 nA при 25 °C.
Паспортні (parametric) оцінки й типові часи затримки, наприклад ~60 нс при VDD=10 В і CL=50 пФ.
Ключові характеристики
| Логічна функція: | 4× двовходовий NOR (серія CD4000B) |
|---|---|
| Діапазон живлення (рекомендований): | 3 В … 18 В |
| Кількість входів на елемент: | 2 |
| Кількість елементів: | 4 |
| Типова затримка поширення (CL=50 пФ): | 125 нс @ 5 В; 60 нс @ 10 В; 45 нс @ 15 В |
| Макс. затримка поширення (CL=50 пФ): | 250 нс @ 5 В; 120 нс @ 10 В; 90 нс @ 15 В |
| Типовий час фронтів/спадів (CL=50 пФ): | 100/100 нс @ 5 В; 50/50 нс @ 10 В; 40/40 нс @ 15 В |
| Вхідні пороги при 25 °C: | VIL ≤ 1.5 В, VIH ≥ 3.5 В @ 5 В; VIL ≤ 3 В, VIH ≥ 7 В @ 10 В; VIL ≤ 4 В, VIH ≥ 11 В @ 15 В |
| Вихідні рівні при 25 °C: | VOL ≤ 0.05 В; VOH ≥ 4.95 В @ 5 В (аналогічно 9.95 В @ 10 В; 14.95 В @ 15 В) |
| Завадостійкість (noise margin): | ≈1 В @ 5 В; 2 В @ 10 В; 2.5 В @ 15 В |
| Струм входу (макс.): | 1 µA @ VDD=18 В (повний діапазон температур); 100 nA @ 25 °C |
| Вхідна ємність (тип./макс.): | 5 пФ / 7.5 пФ |
| Діапазон робочих температур: | −55 °C … +125 °C |
| Корпус: | DIP14 (PDIP‑14, код пакета N) |
| Кількість виводів: | 14 |
Детальні технічні параметри
- Абсолютний діапазон напруги живлення: −0.5 В … +20 В (відносно VSS).
- Діапазон напруги на входах: від −0.5 В до VDD+0.5 В.
- Макс. струм на один вхід: ±10 mA (абсолютний рейтинг).
- Типові значення tPD наведені для CL=50 пФ та RL=200 kΩ.
- Буферизовані входи/виходи; 100% контроль максимального споживання у стані спокою при 20 В.
- Призначення виводів і функціональна схема відповідають CD4001B у виконанні PDIP‑14.
Основні сфери застосування
- Побудова логіки NOR та узагальненої комбінаторної логіки.
- Логічне формування сигналів, інвертування (шляхом об’єднання входів).
- Загальні цифрові вузли на CMOS‑логіці 4000B з живленням 3–18 В.
Сумісні позначення та альтернативи
Питання-відповіді (FAQ)
Рекомендований діапазон VDD становить від 3 В до 18 В; абсолютний максимум — до 20 В.
Так, при VDD=5 В гарантовано VIL ≤ 1.5 В та VIH ≥ 3.5 В. Для інтерфейсу з TTL слід врахувати, що вихід «1» TTL може бути нижчим за 3.5 В — за потреби використовуйте узгоджуючий буфер.
Типова затримка поширення близько 60 нс при VDD=10 В і навантаженні 50 пФ; при 5 В — приблизно 125 нс.
Відгуків про цей товар ще не було.
Немає відгуків про цей товар, станьте першим, залиште свій відгук.
Немає питань про даний товар, станьте першим і задайте своє питання.