Микросхема CD4001BE корпус DIP14
CD4001BE DIP14
CMOS микросхема логики 4000B с четырьмя двухвходовыми элементами NOR в корпусе DIP14. Подходит для построения комбинаторной логики с широким диапазоном питания 3–18 В.
Основные преимущества
Рекомендуемый рабочий диапазон VDD от 3 В до 18 В, что упрощает применение в 5/10/12/15‑вольтовых системах.
Стандартизированные симметричные выходные характеристики и повышенная помехоустойчивость благодаря буферизации.
Максимальный входной ток не более 1 µA при VDD=18 В во всём температурном диапазоне; 100 nA при 25 °C.
Паспортные (parametric) оценки и типовые времена задержки, например ~60 нс при VDD=10 В и CL=50 пФ.
Ключевые характеристики
| Логическая функция: | 4× двухвходовой NOR (серия CD4000B) |
|---|---|
| Диапазон питания (рекомендованный): | 3 В … 18 В |
| Количество входов на элемент: | 2 |
| Количество элементов: | 4 |
| Типовая задержка распространения (CL=50 пФ): | 125 нс @ 5 В; 60 нс @ 10 В; 45 нс @ 15 В |
| Макс. задержка распространения (CL=50 пФ): | 250 нс @ 5 В; 120 нс @ 10 В; 90 нс @ 15 В |
| Типовое время фронтов/спадов (CL=50 пФ): | 100/100 нс @ 5 В; 50/50 нс @ 10 В; 40/40 нс @ 15 В |
| Входные пороги при 25 °C: | VIL ≤ 1.5 В, VIH ≥ 3.5 В @ 5 В; VIL ≤ 3 В, VIH ≥ 7 В @ 10 В; VIL ≤ 4 В, VIH ≥ 11 В @ 15 В |
| Выходные уровни при 25 °C: | VOL ≤ 0.05 В; VOH ≥ 4.95 В @ 5 В (аналогично 9.95 В @ 10 В; 14.95 В @ 15 В) |
| Помехоустойчивость (noise margin): | ≈1 В @ 5 В; 2 В @ 10 В; 2.5 В @ 15 В |
| Ток входа (макс.): | 1 µA @ VDD=18 В (полный диапазон температур); 100 nA @ 25 °C |
| Входная емкость (тип./макс.): | 5 пФ / 7.5 пФ |
| Диапазон рабочих температур: | −55 °C … +125 °C |
| Корпус: | DIP14 (PDIP‑14, код пакета N) |
| Количество выводов: | 14 |
Детальные технические параметры
- Абсолютный диапазон напряжения питания: −0.5 В … +20 В (относительно VSS).
- Диапазон напряжений на входах: от −0.5 В до VDD+0.5 В.
- Макс. ток на один вход: ±10 mA (абсолютный рейтинг).
- Типовые значения tPD приведены для CL=50 пФ и RL=200 kΩ.
- Буферизованные входы/выходы; 100% контроль максимального потребления в состоянии покоя при 20 В.
- Назначение выводов и функциональная схема соответствуют CD4001B в исполнении PDIP‑14.
Основные области применения
- Построение логики NOR и обобщённой комбинаторной логики.
- Логическое формирование сигналов, инвертирование (путём объединения входов).
- Общие цифровые узлы на CMOS‑логике 4000B с питанием 3–18 В.
Совместимые обозначения и альтернативы
Вопросы-ответы (FAQ)
Рекомендуемый диапазон VDD составляет от 3 В до 18 В; абсолютный максимум — до 20 В.
Да, при VDD=5 В гарантированы VIL ≤ 1.5 В и VIH ≥ 3.5 В. Для интерфейса с TTL следует учитывать, что выход «1» TTL может быть ниже 3.5 В — при необходимости используйте согласующий буфер.
Типовая задержка распространения около 60 нс при VDD=10 В и нагрузке 50 пФ; при 5 В — примерно 125 нс.
Нет отзывов о данном товаре.
Нет отзывов о данном товаре, станьте первым, оставьте свой отзыв.
Нет вопросов о данном товаре, станьте первым и задайте свой вопрос.