

8-бітний паралельний-вхід/послідовний-вихід (PISO) регістр зсуву для перетворення паралельних сигналів у послідовний потік з високою швидкодією та широким діапазоном живлення.
Працює від 2.0 до 6.0 В, що спрощує інтеграцію з різними логічними рівнями.
Типова максимальна тактова частота 44 МГц при VCC=4.5 В; типова затримка поширення CP→Q7 — 19 нс.
Входи толерантні до 15 В, що дозволяє використання у схемах рівнетрансляції high‑to‑low (за дотримання струмових обмежень).
ESD: HBM ≥ 2 кВ, CDM ≥ 1 кВ; стійкість до latch‑up понад 100 мА (JESD78).
Логічна сім'я: | 74HC |
---|---|
Розрядність: | 8 біт |
Тип функції: | Паралельний вхід / послідовний вихід (PISO) |
Діапазон живлення VCC: | 2.0 – 6.0 В |
Робоча температура навколишнього середовища: | −40 … +125 °C |
Макс. тактова частота (VCC=4.5 В, 25 °C): | тип. 44 МГц, мін. 26 МГц |
Затримка поширення CP/CE→Q7 (VCC=4.5 В, 25 °C): | тип. 19 нс (макс. 33 нс) |
Затримка D7→Q7 (VCC=4.5 В, 25 °C): | тип. 13 нс (макс. 24 нс) |
Рівні входу при VCC=4.5 В: | VIH ≥ 3.15 В; VIL ≤ 1.35 В |
Рівні виходу при VCC=4.5 В: | VOH ≥ 3.98 В @ IO=−4 мА; VOL ≤ 0.26 В @ IO=4 мА |
Струм споживання ICC (VCC=6.0 В, 25 °C): | тип. 8 μA |
Вхідна толерантність: | до 15 В (за умови дотримання струмових лімітів) |
ESD-захист: | HBM ≥ 2000 В; CDM ≥ 1000 В |
Ptot (граничне значення) для SOP‑16: | 500 мВт |
Типово 44 МГц при VCC=4.5 В (мінімум 26 МГц), вимірювання за CL=50 пФ.
Так, входи толерантні до 15 В; необхідно дотримуватись струмових обмежень, наведених у розділі Limiting values.
Так, використовуйте послідовний вихід Q7 для підключення до входу DS наступного регістра, отримуючи довший ланцюжок зсуву.
Відгуків про цей товар ще не було.
Немає відгуків про цей товар, станьте першим, залиште свій відгук.
Немає питань про даний товар, станьте першим і задайте своє питання.